성균관대 김선국 교수 공동 연구팀, 실리콘 한계 넘는 ‘옹스트롬’ 반도체 시대의 설계도 제시
- 8인치 웨이퍼 수율 99% 달성 및 초저 저항 확보 등 양산 가능성 입증하는 핵심 지표 분석
- 400℃ 이하 저온 공정으로 실리콘 한계 극복, 차세대 초고집적 반도체 상용화 앞당겨

□ 성균관대학교(총장 유지범) 신소재공학부 김선국 교수 공동 연구팀이  경기대학교, 한양대학교, 이탈리아 IIT, 상하이대학교, 전북대학교 등 국내외 공동 연구팀과 함께 반도체 공정의 미세화 한계인 옹스트롬(Å, 100억 분의 1미터) 시대를 대비하여, 2차원(2D) 소재를 활용한 ‘상보형 전계효과 트랜지스터(CFET)’의 기술적 과제와 미래 로드맵을 종합적으로 제시했다고 밝혔다. 이번 연구 성과는 세계 최고 권위의 학술지인 '네이처 커뮤니케이션스(Nature Communications)'에 2026년 4월 게재되며 학계의 큰 주목을 받고 있다.

□ 현재 우리가 사용하는 실리콘(Si) 기반 반도체는 크기가 아주 작아질수록 전기가 새어 나가거나 성능이 급격히 떨어지는 물리적 한계에 부딪히고 있다. 이를 해결하기 위해 원자 한 층 수준으로 얇으면서도 전자를 자유자재로 조절할 수 있고, 표면 결함이 없어 층층이 쌓기에 유리한 2차원 반도체가 실리콘을 대체할 핵심 대안으로 떠오르고 있다.

□ 특히 김선국 교수팀은 n형과 p형 트랜지스터를 수평이 아닌 수직으로 쌓아 올리는 CFET 구조와 이를 하나의 칩에 통합하는 3차원 집적 기술에 주목했다. 이번 연구는 단순히 실험적인 성과를 발표하는 것을 넘어, 소재의 합성부터 반도체와 금속이 만나는 접합 공정, 그리고 칩 내부의 열 관리 문제까지 반도체 제작의 전 과정을 아우르는 포괄적인 전망을 제공한다는 점에서 큰 의미가 있다.

□ 연구팀은 실제 산업 현장에서의 양산 가능성을 입증하는 최신 지표들을 체계적으로 정리했다. 8인치 대면적 웨이퍼 기준 99% 이상의 높은 생산 수율을 확인했으며, 전기가 더 잘 흐르게 하는 초저 접촉저항과 높은 구동전류 성과를 달성했다. 이는 2차원 반도체가 실험실 연구 수준을 넘어 실제 공장에 적용되어 대량 생산될 수 있음을 보여주는 강력한 근거가 된다.

□ 또한, 연구팀은 400℃ 이하의 저온에서 반도체를 만드는 공정의 중요성을 강조했다. 이는 이미 만들어진 하부 소자에 열적인 손상을 주지 않고 그 위에 새로운 소자를 직접 쌓아 올릴 수 있게 하여, 고비용의 공정 없이도 진정한 의미의 3차원 수직 반도체를 구현하는 기반이 된다. 더불어 컴퓨터 시뮬레이션을 통해 2차원 소재 기반의 CFET가 칩 내부의 온도 상승을 안정적으로 제어할 수 있다는 점도 확인하여 에너지 효율성을 입증했다.

□ 이번 연구는 과학기술정보통신부 중견연구 사업과 한국산업기술기획평가원 소재부품기술개발 사업의 지원으로 수행되었다.

□ 김선국 교수는 "이번 논문은 2차원 반도체가 실제 양산 가능한 초고집적 소자로 자리 잡기 위해 해결해야 할 기술적 지도를 완성한 것"이라며, "앞으로 2차원 CFET 구조가 실리콘의 한계를 극복하고 미래 반도체 산업의 핵심 설계 방식(아키텍처)으로 도약하는 데 중요한 지침서가 되기를 기대한다"고 전했다.

※ 논문명: Challenges and prospects of 2D electronics for future monolithic complementary fieldeffect transistors
※ 학술지: Nature Communications
※ 논문링크: https://doi.org/10.1038/s41467-026-71986-9

붙임: 1. 연구자 사진
      2. 연구그림  

26년 4월 29일 수요일자 보도자료 - 첨부파일 참조