이번 연구 결과는 재료 공학과 황 동목 교수 연구실과의 공동 연구를 통하여 얻어진 결과물로써 단일 실리콘 나노 와이어에 p형과 n형 반도체 영역을 형성하여 현재 논리 회로 구현에 가장 많이 이용되는 전계 효과 트랜지스터 기반 (CMOS FET) 상보형 인버터 소자를 제작하였다. 본 연구 결과는 전계 효과 트랜지스터에 전도성 채널로 실리콘 반도체 나노와이어를 이용, 최근 전통적인 소자 제작 공정을 바탕으로 한 박막 트랜지스터 소자를 소형화할 때 야기되는 심각한 기술적 한계점들을 극복할 수 있다는 가능성을 보여주었다. 본 연구에서는 실리콘 단일 나노와이어에 도핑 농도를 효과적으로 제어함으로써 p형과 n형 전도성 채널 영역을 축 방향으로 형성할 수 있는 기술을 도입하여 단일 실리콘 나노와이어 위에 형성된 p-n 접합 다이오드와 CMOS 인버터의 제작을 시도하였다. 특히 낮은 문턱 전압을 보이는 고성능 p, n형 실리콘 나노와이어 채널 전계 효과 트랜지스터 기반으로 본 연구에서 제작한 실리콘 나노와이어 CMOS 인버터들은, ±3 V 입력 전압에서 높은 전압 증폭률(~ 6)과 매우 낮은 정적 소비전력(≤0.3 pW)을 유지하면서 낮은 동작 전압(< 3 V)을 보여, 고 밀도 유연 논리 소자제작에 보다 용이하게 적용될 수 있을 것으로 본다. 본 연구에서는 고밀도 나노 와이어 기반 논리 소자구현에 관한 가장 최근 연구 주제를 다루고 있을 뿐만 아니라, 차세대 유연 전자 소자 기반 논리 회로 구현을 위한 나노와이어, 나노튜브, 나노케이블, 나노리본 등의 1, 2차원 반도체를 활용한 CMOS 제작과 관련된 향후 연구에 있어서도 아주 중요한 기초 연구 결과를 제공했다 할 수 있다.