신소재공학과 강주훈 교수 연구팀,

부분적 도핑 공정을 활용한 3진법 소자 개발

- 2진법 소자의 물리적 한계를 극복할 수 있는 차세대 반도체 소재․소자 기술

[사진] 이동준 박사, 강주훈 교수, 정명진 연구원, 김지현 연구원(좌측부터 시계방향으로)

성균관대학교(총장 신동렬) 신소재공학과 강주훈 교수 연구팀(제1저자 김지현 박사과정, 정명진 석사과정 연구원)이 3진법 연산이 가능한 차세대 반도체 소재 및 소자 기술을 개발했다.

최근 4차 산업혁명의 핵심인 인공지능, 자율주행, IoT 등의 기술에 대한 수요가 많아지면서 대규모 정보 처리 기술에 대한 수요가 높아지고, 이를 빠르게 처리하는 고성능 반도체 연구개발 또한 주목을 받고 있다.

0과 1 두 가지 숫자로 정보를 처리하는 2진법 기반의 반도체 소자는 단위 면적당 집적도 향상을 위한 물리적 한계에 가까워지고 있으며, 이에 짧은 정보처리 시간, 높은 성능, 낮은 소비전력 등의 조건을 만족하기 위한 새로운 패러다임으로 0, 1, 2 의 세 가지 숫자, 혹은 그 이상의 숫자로 정보를 처리하는 다진법 소자 구현에 관한 연구가 대안으로 제시되었다.

기존의 다진법 소자는 일함수가 다른 반도체 물질을 이종 접합하여 두 개 이상의 문턱 전압을 형성하는 방식으로 구현했다. 하지만 서로 다른 반도체 물질을 정교하게 접합하는 공정은 생산성이 떨어지고, 따라서 실산업 응용을 위한 대면적화에 어려움이 있었다.

[연구 그림] 소자 구조의 모식도와 구동원리

이러한 난제를 해결하기 위해 연구팀은 용액 공정을 활용하여 대면적의 단일 반도체 물질 필름을 형성하고, 다진법 소자를 구현할 수 있는 기술을 개발했다. 차세대 반도체 물질로 각광 받는 이차원 이황화 몰리브덴에 국소적 화학 처리를 통해 단일 물질에서 서로 다른 문턱전압을 갖는 영역을 형성하고, 이를 순차적으로 구동하여 3진법 정보 처리를 위한 “0”, “1”, “2” 상태를 안정적으로 구현했다. 더불어 본 3진법 반도체 소자를 이용하여 대규모 정보 처리를 위한 다양한 논리 연산 또한 안정적으로 구동하는 것을 확인했다.

강주훈 교수는 “본 기술 구현을 위한 소자구조는 기존의 반도체 공정상의 큰 변경이나 추가 없이 웨이퍼 단위의 대면적 다진법 소자 구현이 가능하다는 점에서 기초연구를 넘어 실제 반도체 산업에 적용이 가능할 것으로 기대된다”고 밝혔다.

연구진은 향후 이상적인 반도체 소재 조합을 추가로 설계하고 실제 구현을 통해 3진법을 초과하는 다진법 연구에 본 기술을 확장하여 적용할 계획이다.

본 연구는 과학기술정보통신부 신진연구자지원사업(No. 2020R1C1C1009381) 등의 지원을 받아 수행되었으며, 소재 분야의 권위지인 나노레터스(Nano Letters, IF=11.189)에 11.15(월) 온라인 게재되었고, 향후 표지논문으로 정식 출판될 예정이다.

※ 논문명 : Area-Selective Chemical Doping on Solution-Processed MoS2 Thin-Film for Multi-Valued Logic Gates